### REFLECTION SUPPRESSING DEVICE

Patent number:

JP11154852

**Publication date:** 

1999-06-08

Inventor:

**FUKUMOTO KOJI** 

**Applicant:** 

MITSUBISHI ELECTRIC CORP

Classification:

- international:

H03K19/0175; G06F3/00; H03H11/28

- european:

Application number: Priority number(s):


JP19970319671 19971120

JP19970319671 19971120

Report a data error here

#### Abstract of **JP11154852**

PROBLEM TO BE SOLVED: To obtain a reflection suppressing device which suppresses reflections of signals in wiring, without accompanying wasteful power consumption. SOLUTION: A gate of a PMOS transistor 4 is connected to a wiring 8 via a wiring 12a, and gate of an NMOS transistor 5 is connected to the wiring 8 via a wiring 12b and an inverter 7. Also, the wiring 8 is connected to an external input terminal 9. A wait signal, etc., which is activated during memory access is inputted from the outside to the terminal 9. When a wait signal is not activated, both transistors 4 and 5 are turned on and function as terminating resistors. In the means time, when the wait signal is activated, both transistors 4 and 5 are turned off, and power will not consumed.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-154852

(43)公開日 平成11年(1999)6月8日

(51) Int.Cl. <sup>6</sup>		識別記号	F I			
H03K	19/0175		H03K	19/00		101Q
G06F	3/00		G06F	3/00	•	K
нозн	11/28		H03H	11/28		

### 審査請求 未請求 請求項の数6 OL (全 9 頁)


21)出願番号 特顧平9-319671		(71)出題人 000005013 三春養機株式会社	000006013 三菱電機株式会社		
(22)出顧日	平成9年(1997)11月20日	東京都千代田区丸の内二丁目2番3 (72)発明者 福本 晃二 東京都千代田区丸の内二丁目2番3			
		菱電機株式会社内 (74)代理人 弁理士 吉田 茂明 (外2名)			

#### (54) 【発明の名称】 反射抑制装置

#### (57) 【要約】

【課題】 無駄な電力消費を伴うことなく配線における 信号の反射を抑制することができる反射抑制装置を得 る。

【解決手段】 PMOSトランジスタ4のゲートは配線 12aを介して配線8に接続されており、NMOSトラ ンジスタ5のゲートは配線12b及びインバータ7を介 して配線8に接続されている。また、配線8は外部入力 端子9に接続されている。外部入力端子9には、メモリ へのアクセス中に活性化するウェイト信号等が外部から 入力される。ウェイト信号が活性化されていない場合 は、PMOSトランジスタ4及びNMOSトランジスタ 5はいずれもオンとなり終端抵抗として機能する。一 方、ウェイト信号が活性化されている場合は、PMOS トランジスタ4及びNMOSトランジスタ5はいずれも オフとなり電力が消費されることはない。



3. 8. 12a. 12b:配線

4:PMOSトランジスク

6:抵抗成分

5:NMOSトランジスタ

9:外部人力塌了

10:入力端子

11:出力進子

100:平寒体基板

30

#### 【特許請求の範囲】

【請求項1】 第1及び第2の電子回路を有する半導体 基板上に形成され、前記第1の電子回路から出力された 信号を前記第2の電子回路へ伝送する前記半導体基板上 の配線のインピーダンスが前記配線の経路中の少なくと も一つの位置で不連続に変化することに起因して生じる 前記信号の反射を抑制する反射抑制装置であって、

1

一方電極が電源に接続され、他方電極が前記位置と前記 第1の電子回路との間で前記配線に接続され、制御電極 が馭動制御手段に接続された第1のトランジスタと、 一方電極が接地され、他方電極が前記位置と前記第1の

電子回路との間で前記配線に接続され、制御電極が前記 駆動制御手段に接続された第2のトランジスタとを備 え、

前記駆動制御手段は、前記配線における前記信号の伝送 の有無を示唆する少なくとも一つの所定信号に基づい て、前記伝送が行われている場合には前記第1及び第2 のトランジスタをともに駆動し、前記伝送が行われてい ない場合には前記第1及び第2のトランジスタの駆動を ともに停止する反射抑制装置。

【請求項2】 前記駆動制御手段に接続された外部入力 端子をさらに備え、

前記少なくとも一つの所定信号は、前記外部入力端子に 入力される外部入力信号として得られる、請求項1記載 の反射抑制装置。

【 請求項3】 前記少なくとも一つの所定信号は、前記 第1の電子回路を構成する特定内部配線の電位変化とし て得られる、請求項1記載の反射抑制装置。

【讀求項4】 前記少なくとも一つの所定信号は、一つ の前記所定信号のみからなることを特徴とする、請求項 2 又は3 記載の反射抑制装置。

【請求項5】 前記少なくとも一つの所定信号は、複数 の前記所定信号を有することを特徴とする、請求項2又 は3記載の反射抑制装置。

【請求項6】 前記駆動制御手段に接続された外部入力 端子をさらに備え、

前記少なくとも一つの所定信号の一部は、前記外部入力 端子に入力される外部入力信号として得られ、

前記少なくとも一つの所定信号の他の一部は、前記第1 の電子回路を構成する特定内部配線の電位変化して得ら れる、請求項1記載の反射抑制装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、配線における信 号の反射を抑制する反射抑制装置に関するものである。 [0002]

【従来の技術】近年、半導体集積回路の高集積化が進む 一方で、高速動作化も進められている。例えば、現在一 般的に使用されているマイクロプロセッサは200メガ ヘルツの基本動作クロック信号の下で動作しており、演 50 の様々な信号成分が含まれるため、配線3は高い周波数

算処理速度は今後もますます高速化することが予想され る。この発明は、一般に数百メガヘルツを超える高周波 数で動作する半導体集積回路に適用されるものである が、以下の記載では、マイクロプロセッサを例にとり説

【0003】図11は、マイクロプロセッサの一般的な 構成を示すプロック図である。ここでは、半導体基板1 0.0上に形成された各回路のレイアウトを概略的に示し た。図11に示すマイクロプロセッサは、内部データバ 10 ス56及び内部アドレスパス57を制御するためのパス 制御回路51と、パス制御回路51から出力される命令 コードをデコードする命令デコーダ回路52と、命令デ コーダ回路52の出力信号に応答して制御信号Scを発 生する制御回路53と、制御信号Scに応答して演算を 実行する演算実行回路54と、制御信号Scを演算実行 回路54に伝送する制御信号線55とを備えている。演 算において用いられるデータ及びアドレスは外部からバ ス制御回路51に入力され、さらに内部データバス56 及び内部アドレスパス57をそれぞれ介して演算実行回 20 路54に与えられる。また、制御信号Scは、制御信号 線55を介して演算実行回路54に伝送される。

【0004】図12は、マイクロプロセッサにおける信 号の伝送を説明するためのプロック図である。半導体基 板100上に、CMOS回路1、2、配線3、入力端子 10、及び出力端子11が形成されている。ここで、C MOS回路1, 2は、図示されていないCMOSトラン ジスタによってそれぞれ構成されている。また、配線3 はCMOS回路1とCMOS回路2とを接続するための 配線であり、図11に示した内部データバス56、内部 アドレスパス57、及び制御信号線55のうちのいずれ か一本に相当するものである。

【0005】配線3が長い配線経路を有する場合、配線 3にはコンタクトホールを用いた接続箇所や配線の線幅 が狭くなる箇所等が存在し、このような箇所では一般に 配線3の特性インピーダンスが部分的に変化する。図1 2に示す抵抗成分6は、例えばコンタクトホールを用い た接続箇所において生じる配線3の特性インピーダンス の不整合を等価的に示したものである。 なお、図12で は簡略化のため一つの不連続箇所に対応する抵抗成分6 のみを示したが、マイクロプロセッサが数百メガヘルツ を超える基本動作クロック信号の下で動作する場合、こ のようなインピーダンスの不連続箇所は、長い配線経路 中の複数の箇所で生じ得る。

【0006】伝送信号SpをCMOS回路1から配線3 を介してCMOS回路2に伝送しようとする場合、伝送 信号Spのエネルギーの一部は抵抗成分6によって反射 される。かかる反射が生じる原因は次のように説明され る。伝送信号Spは数百メガヘルツを超える高い周波数 のデジタルクロック信号であり、その中には高い周波数 での信号伝送における特性インピーダンスを有しているものと理解される。従って、抵抗成分6の存在は、配線18における特性インピーダンスの不連続点として働くことになる。換言すれば、抵抗成分6の存在によって配線3に特性インピーダンスの不整合が生じており、かかる特性インピーダンスの不整合箇所の存在により伝送信号Spの反射が生じることになる。

【0007】伝送信号Spが抵抗成分6により反射され反射信号Srを生じた場合、この反射信号Srの影響によって伝送信号Spから高い周波数の信号成分が部分的に失われ、実際に伝送される信号Stの波形を変化させる。例えば、信号Stの急峻な立ち上がり又は立ち下がりが失われた場合は、CMOS回路2における誤動作を引き起こす要因となる。

[0008] 図13は、特開平5-167426号公報 に記載された従来の反射抑制装置を搭載した半導体集積 回路の構成を示す回路図である。制御電圧発生回路33 は外部から電源電位VCC及び接地電位VSSを受け、各々 が予め定められた電圧レベルを有する制御電圧VI乃至 V4を発生する。スイッチング回路31は、外部入力端 子34を介して与えられる制御信号S1に応答して、制 御電圧V<sub>1</sub>, V<sub>2</sub>をPMOSトランジスタ5a, 6aのゲ ートに選択的に与える。また、スイッチング回路32 は、外部入力端子35を介して与えられる制御信号S2 に応答して、制御電圧V3, V4をNMOSトランジスタ 7a,8aのゲートに選択的に与える。一般に、MOS トランジスタのオン抵抗はそのゲートに与えられるゲー ト電圧に依存して変化する。ここに挙げた従来の反射抑 制装置では、PMOSトランジスタ5a,6a、及びN MOSトランジスタ7a、8aの各ゲート電圧を外部か ら制御し得るため、各トランジスタのオン抵抗を所望の 値に設定することができる。従って、配線3の特性イン ピーダンスに基づいてトランジスタ5a, 6a, 7a, 8 a のオン抵抗を最適な値に設定することにより、抵抗 成分6の存在によって生じる信号の反射が抑制される。

【発明が解決しようとする課題】しかし、このような従来の反射抑制装置では、PMOSトランジスタ5a,6aのうち少なくともいずれか一方、及びNMOSトランジスタ7a,8aのうち少なくともいずれか一方が常にオンされているため、配線3に信号が伝送していない状態においても電力が消費されるという問題があった。

【0010】この発明は、かかる問題を解決するために成されたものであり、高い周波数の下で動作する半導体 集積回路において、無駄な電力消費を伴うことなく配線 における信号の反射を抑制することができる反射抑制装 置を得ることを目的とするものである。

#### [0011]

【課題を解決するための手段】この発明のうち請求項1 いる。抵抗成分6は、従来の技術で説明したごとく、コに係る反射抑制装置は、第1及び第2の電子回路を有す 50 ンタクトホールを用いた接続箇所等において生じる配線

る半導体基板上に形成され、第1の電子回路から出力された信号を第2の電子回路へ伝送する半導体基板上の配線のインピーダンスが配線の経路中の少なくとも一つの位置で不連続に変化することに起因して生じる信号の反

財を抑制する反射抑制装置であって、一方電極が電源に接続され、他方電極が位置と第1の電子回路との間で配線に接続され、制御電極が駆動制御手段に接続された第1のトランジスタと、一方電極が接地され、他方電極が位置と第1の電子回路との間で配線に接続され、制御電極が駆動制御手段に接続された第2のトランジスタとを備え、駆動制御手段は、配線における信号の伝送の有無

を示唆する少なくとも一つの所定信号に基づいて、伝送が行われている場合には第1及び第2のトランジスタを ともに駆動し、伝送が行われていない場合には第1及び 第2のトランジスタの駆動をともに停止するものであ

【0012】また、この発明のうち請求項2に係る反射 抑制装置は、請求項1記載の反射抑制装置であって、駆動制御手段に接続された外部入力端子をさらに備え、少 20 なくとも一つの所定信号は、外部入力端子に入力される 外部入力信号として得られるものである。

[0013] また、この発明のうち請求項3に係る反射 抑制装置は、請求項1記載の反射抑制装置であって、少 なくとも一つの所定信号は、第1の電子回路を構成する 特定内部配線の電位変化として得られるものである。

[0014] また、この発明のうち請求項4に係る反射 抑制装置は、請求項2又は3記載の反射抑制装置であって、少なくとも一つの所定信号は、一つの所定信号のみ からなることを特徴とするものである。

30 【0015】また、この発明のうち請求項5に係る反射 抑制装置は、請求項2又は3記載の反射抑制装置であっ て、少なくとも一つの所定信号は、複数の所定信号を有 することを特徴とするものである。

【0016】また、この発明のうち請求項6に係る反射抑制装置は、請求項1記載の反射抑制装置であって、駆動制御手段に接続された外部入力端子をさらに備え、少なくとも一つの所定信号の一部は、外部入力端子に入力される外部入力信号として得られ、少なくとも一つの所定信号の他の一部は、第1の電子回路を構成する特定内部配線の電位変化して得られるものである。

#### [0017]

【発明の実施の形態】実施の形態1. 図1は、本発明の実施の形態1に係る反射抑制装置を搭載したマイクロプロセッサの構成を概略的に示す回路図である。半導体基板100上に、入力端子10に接続されたCMOS回路1(第1の電子回路)と、出力端子11に接続されたCMOS回路2(第2の電子回路)とが形成されており、CMOS回路1,2は配線3を介して互いに接続されている。抵抗成分6は、従来の技術で説明したごとく、コンタクトホールを用いた接続箇所等において生じる配線

3の特性インピーダンスの不整合を等価的に示したものである。抵抗成分6に先立ってPMOSトランジスタ4 及びNMOSトランジスタ5が設けられている。PMOSトランジスタ4のソース及びドレインは電源Vcc及び配線3にそれぞれ接続されており、NMOSトランジスタ5のソース及びドレインは接地Vss及び配線3にそれぞれ接続されており、NMOSトランジスタ4及びNMOSトランジスタ5の各ゲートは、配線12a,12bをそれぞれ介して終端抵抗制御回路7(駆動制御手段)に接続されており、終端抵抗制御回路7は配線8を介して外部入力端子9に接続されている。また、図2は、終端抵抗制御回路7の具体的な構成を示す回路図である。配線8は配線12aと接続されるとともに、インバータ24を介して配線12bと接続される。

【0018】一般にMOSトランジスタは抵抗としても機能するが、図1に示すPMOSトランジスタ4及びNMOSトランジスタ5も抵抗として、特に配線3に関する特性インピーダンスの不整合を解消するための終端抵抗として機能するものである。なお、配線3の特性インピーダンスは、配線3の線幅、厚さ、誘電率、シート抵20抗等に基づく計算あるいはシミュレーションによって求められ、また、PMOSトランジスタ4及びNMOSトランジスタ5のオン抵抗は、電力消費又は伝送信号の振幅の減少等を考慮して設定される。例えば、配線3のインピーダンスが20である場合、PMOSトランジスタ4及びNMOSトランジスタ5のオン抵抗をそれぞれ220に設定してもよい。

【0019】外部入力端子9には、例えば、メモリ(図示しない)へのアクセス中に活性化するウェイト信号や、マルチプロセッサを想定した場合に使用されないマイクロプロセッサに対して活性化する信号等が外部から入力される。従って、これらの信号が活性化されているということは、マイクロプロセッサが駆動されていないことを意味し、逆に、これらの信号が活性化されていないということは、マイクロプロセッサが駆動されていないということは、マイクロプロセッサが駆動されていること、即ち、信号が配線3を伝送していることを意味する。

【0020】以下、ウェイト信号を例にとり動作を説明する。第1に、上記ウェイト信号が活性化されていない場合は、配線8のレベルは「L」となり、配線8に接続 40 される配線12aのレベルも「L」となるため、PMO Sトランジスタ4はオンとなる。一方、配線12bはインバータ7を介して配線8に接続されているため、配線8のレベルが「L」であれば配線12bのレベルは「H」となり、NMOSトランジスタ5はオンとなる。以上より、ウェイト信号が活性化されていない場合はPMOSトランジスタ4及びNMOSトランジスタ5はともにオンとなり、終端抵抗として機能する。これにより、マイクロプロセッサが駆動されている状態において

配線3を伝送する信号の反射が抑制される。

【0021】第2に、ウェイト信号が活性化されている場合は、配線8のレベルは「H」となるため、配線12aのレベルは「H」となり、配線12bのレベルはインパータ24の作用により「L」となる。従って、PMOSトランジスタ4及びNMOSトランジスタ5はいずれもオフとなる。

【0022】このように本実施の形態1に係る反射抑制 装置によれば、信号が配線3を伝送している場合にはPMOSトランジスタ4及びNMOSトランジスタ5をともにオンとして終端抵抗として機能させ、一方、信号が配線3を伝送していない場合には、PMOSトランジスタ4及びNMOSトランジスタ5をいずれもオフとして終端抵抗の駆動を停止する。従って、信号が配線3を伝送していない状態においてPMOSトランジスタ4及びNMOSトランジスタ5がオンされることによって生じる電力消費を回避することができる。

【0023】実施の形態2.上記実施の形態1では、一つの外部入力信号により終端抵抗の駆動を制御する場合について説明したが、複数の外部入力信号により制御することもできる。

【0024】図3は、本発明の実施の形態2に係る反射抑制装置を搭載したマイクロプロセッサの構成を概略的に示す回路図である。外部入力端子15a,15bが半導体基板100上に設けられており、外部入力端子15a,15bは、それぞれ配線13a,13bを介して終端抵抗制御回路12(駆動制御手段)に接続されている。また、PMOSトランジスタ4及びNMOSトランジスタ5のそれぞれのゲートは、配線14a及び14bを介して終端抵抗制御回路12に接続されている。

【0025】図4は、終端抵抗制御回路12の具体的な構成を示す回路図である。OR回路16の一方の入力端子に配線13aが接続され、他方の入力端子に配線13 bが接続される。また、OR回路16の出力端子には、配線14aが接続されるとともに、配線14bがインバータ17を介して接続される。

【0026】以下、メモリへのアクセス中に活性化するウェイト信号が外部入力端子15aに入力され、使用されないマイクロプロセッサに対して活性化する信号が外部入力端子15bに入力される場合を例にとり説明する。このとき、上記2つの信号のうちいずれか一方でも活性化されればマイクロプロセッサは駆動されていないものとする。第1に、これら2つの信号のうちいずれか一方の信号が活性化された場合、即ち、配線13a及び13bのうちいずれか一方の配線のレベルが「H」となった場合は、OR回路16は「H」を出力する。従って、配線14aのレベルは「H」となるとともに、配線14bのレベルはインパータ17の作用により「L」となる。従って、この場合はPMOSトランジスタ4及びNMOSトランジスタ5はいずれもオフとなる。

50 【0027】第2に、2つの信号がともに活性化された

場合は、上記と同様にOR回路16は「H」を出力し、 配線14aのレベルは「H」、配線14bのレベルは 「L」となる。従って、この場合もPMOSトランジス

タ4及びNMOSトランジスタ5はいずれもオフとな

【0028】第3に、2つの信号がともに活性化されな い場合は、配線13a及び13bのレベルはともに 「L」であるため、OR回路16は「L」を出力する。 従って、配線14aのレベルは「L」となり、配線14 bのレベルはインパータ17の作用により「H」とな る。従って、この場合はPMOSトランジスタ4及びN MOSトランジスタ5はいずれもオンとなり、終端抵抗 として機能する。ここで、2つの信号がともに活性化さ れないということはマイクロプロセッサが駆動されてい る状態にあることを意味するため、終端抵抗の機能によ り配線3を伝送する信号の反射が抑制される。

【0029】このように本実施の形態2に係る反射抑制 装置によれば、配線3における信号の伝送の有無を示唆 する複数の外部入力信号のうち、少なくともいずれか1 つの信号が活性化された場合にはPMOSトランジスタ 4及びNMOSトランジスタ5をともにオフとするた め、上記実施の形態1と同様に、信号が配線3を伝送し ていない状態においてPMOSトランジスタ4及びNM OSトランジスタ5がオンされることによって生じる電 力消費を回避することができる。

【0030】また、1つの外部入力信号のみによっては 配線3における信号の伝送の有無が把握できない場合で あっても、外部入力端子15a, 15bに入力される複 数の外部入力信号の組み合わせによってこれを把握する ことができる。

【0031】実施の形態3.上記実施の形態1及び2で は、配線3における信号の伝送の有無を外部入力信号が 活性化されるか否かにより把握していたが、マイクロブ ロセッサの内部回路の状態から把握することもできる。

【0032】図5は、本発明の実施の形態3に係る反射 抑制装置を搭載したマイクロプロセッサの構成を概略的 に示す回路図である。CMOS回路1を構成する内部配 線のうち、その内部配線のレベルが「H」又は「L」に なることにより配線3に信号が伝送されているか否かが 示唆される1本の内部配線(図示しない)を特定し、そ 40 の特定した内部配線と終端抵抗制御回路18 (駆動制御 手段)とを配線19によって接続する。また、終端抵抗 制御回路18は、配線14a、14bを介してPMOS トランジスタ4のゲート及びNMOSトランジスタ5の ゲートにそれぞれ接続される。

【0033】図6は、終端抵抗制御回路18の具体的な 構成を示す回路図である。配線19は、配線14bに接 続されるとともに、インパータ20を介して配線14a に接続される。以下、内部配線のレベルが「L」の場合

送されるような内部配線を特定したものとして説明す る。第1に、特定した内部配線のレベルが「H」の場合 は、その内部配線に接続されている配線19のレベルも 「H」となる。従って、配線14aのレベルは「L」、 配線14bのレベルは「H」となり、PMOSトランジ スタ4及びNMOSトランジスタ5はともにオンとな る。従って、PMOSトランジスタ4及びNMOSトラ ンジスタ5は終端抵抗として機能し、配線3を伝送する 信号の反射を抑制する。

10 【0034】第2に、特定した内部配線のレベルが 「L」の場合は、配線19のレベルは「L」、配線14 aのレベルは「H」、配線14bのレベルは「L」とな り、PMOSトランジスタ4及びNMOSトランジスタ 5はともにオフとなる。

【0035】このように本実施の形態3に係る反射抑制 装置によれば、配線3が接続されるCMOS回路1の内 部配線のレベルに応じて終端抵抗の駆動を制御するた め、配線3における信号の伝送の有無を直接的に把握す ることができる。従って、終端抵抗制御回路18が配線 3における信号の伝送の有無を直接的に把握し、終端抵 抗の駆動を制御することができるため、さらに消費電力 を低減することができる。

【0036】また、外部入力信号の入力が不要であるた め新たに外部入力端子を設ける必要もなく、実施の形態 1及び2に示した反射抑制装置と比較すると、装置の簡 略化を図ることもできる。

【0037】実施の形態4.上記実施の形態3では、特 定した1本の内部配線のレベルの変化に応じて終端抵抗 の駆動を制御する場合について説明したが、複数の内部 30 配線を特定して終端抵抗を制御することもできる。

【0038】図7は、本発明の実施の形態4に係る反射 抑制装置を搭載したマイクロプロセッサの構成を概略的 に示す回路図である。CMOS回路1を構成する内部配 線のうち、その内部配線のレベルが「H」又は「L」に なることにより配線3に信号が伝送されているか否かが 示唆される2本の内部配線(図示しない)を特定し、そ れら特定した内部配線と終端抵抗制御回路25 (駆動制 御手段)とを配線21a,21bによってそれぞれ接続 する。また、終端抵抗制御回路25は、配線14a,1 4 bを介してPMOSトランジスタ4のゲート及びNM OSトランジスタ5のゲートにそれぞれ接続される。

【0039】以下、特定した2本の内部配線のうち少な くとも一方の内部配線のレベルが「H」の場合は配線3 に信号が伝送されており、2本の内部配線のレベルがと もに「L」の場合は配線3に信号が伝送されていないこ とを示唆する内部配線を特定した場合を例にとり説明す る。図8は、これを実現する終端抵抗制御回路25の具 体的な構成を示す回路図である。配線21aをOR回路 22の一方の入力端子に接続し、配線21bを他方の入 は配線3に信号が伝送されず、「H」の場合は信号が伝 50 力端子に接続する。また、OR回路22の出力端子に

は、配線14bを接続するとともに、配線14aをイン バータ23を介して接続する。

【0040】特定した2本の内部配線のレベルがともに「L」の場合は、配線21a及び21bのレベルはともに「L」となり、OR回路22は「L」を出力する。従って、配線14bのレベルは「L」となり、配線14aのレベルはインバータ23の作用により「H」となる。これにより、PMOSトランジスタ4及びNMOSトランジスタ5はともにオフとなる。一方、特定した2本の内部配線のうち少なくともいずれか一方の内部配線のレベルが「H」である場合は、OR回路22は「H」を出力し、配線14aのレベルは「L」、配線14bのレベルは「H」となる。従って、PMOSトランジスタ4及びNMOSトランジスタ5はともにオンとなり、終端抵抗として機能する。

【0041】このように本実施の形態4に係る反射抑制 装置によれば、上記実施の形態3と同様の効果が得られることに加えて、配線3における信号の伝送の有無を単独で示唆し得る1本の内部配線を特定できない場合であっても、複数の内部配線を特定し、これら複数の内部配 20線のレベルの組み合わせによって配線3における信号の 伝送の有無を把握することができる。

【0042】実施の形態5. 図9は、本発明の実施の形態5に係る反射抑制装置を搭載したマイクロプロセッサの構成を概略的に示す回路図である。図9に示すごとく本実施の形態5は、上記実施の形態2と4とを組み合わせ、外部入力信号が活性化されるか否かと、CMOS回路1の内部配線のレベルの変化とに応じて、配線3における信号の伝送の有無を把握するものである。

【0043】以下、外部入力信号15a及び15bに入力される信号のいずれもが活性化されないか、又は、配線21a及び21bのレベルがともに「H」になった場合に、信号が配線3を伝送するマイクロプロセッサを例にとり説明する。図10は、これを実現する終端抵抗制御回路26(駆動制御手段)の具体的な構成を例示する回路図である。NOR回路27の一方の入力端子に配線13aを接続し、他方の入力端子には配線13bを接続する。また、AND回路28の一方の入力端子に配線21aを接続し、他方の入力端子には配線21bを接続する。NOR回路27及びAND回路28の出力をともにOR回路29に入力し、OR回路29の出力端子は、配線14bに接続するとともに、インパータ30を介して配線14aに接続する。

[0044]なお、以上は実施の形態2と4とを組み合わせる例について示したが、実施の形態1と3や、実施の形態1と4、あるいは実施の形態2と3とを組み合わせてもよい。

【0045】このように本実施の形態5に係る反射抑制 装置によれば、外部入力信号が活性化されるか否か、及 びCMOS回路1の内部配線のレベルの変化のうち、い 50 ずれか一方のみでは配線3における信号の伝送の有無が 把握されない場合に、実施の形態1乃至4を組み合わせ ることにより、適切にこれを把握することができる。 【0046】

10

【発明の効果】この発明のうち請求項1に係るものによれば、信号が配線を伝送している場合には第1及び第2のトランジスタをともに駆動し終端抵抗として機能させることにより信号の反射を抑制することができるとともに、信号が配線を伝送していない場合には、第1及び第2のトランジスタの駆動をともに停止することにより電力の消費を回避することができる。

【0047】また、この発明のうち請求項2に係るものによれば、メモリへのアクセス中に活性化するウェイト信号や、マルチプロセッサを想定した場合に使用されないマイクロプロセッサに対して活性化する信号等を用いて、配線における信号の伝送の有無を把握することができる。

【0048】また、この発明のうち請求項3に係るものによれば、第1の電子回路は信号が伝送される配線に接続されているため、配線における信号の伝送の有無を直接的に把握することができる。従って、請求項2に記載された反射抑制装置と比較すると、第1及び第2のトランジスタの駆動を素早く停止することができ、さらなる消費電力の低減を図ることができる。また、新たに外部入力端子を設ける必要もないため、装置を簡略化することもできる。

【0049】また、この発明のうち請求項4に係るものによれば、一つの所定信号のみに基づいて配線における信号の伝送の有無を把握するため、装置の構成を簡単に30 することができる。

【0050】また、この発明のうち請求項5に係るものによれば、一つの所定信号のみでは配線における信号の伝送の有無を把握できない場合においても、複数の所定信号の組み合わせによりこれを適切に把握することができる。

【0051】また、この発明のうち請求項6に係るものによれば、外部入力信号及び電位変化のいずれか一方のみによっては、配線における信号の伝送の有無を把握できない場合においても、外部入力信号と電位変化との組み合わせによりこれを適切に把握することができる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る反射抑制装置を 搭載したマイクロプロセッサの構成を概略的に示す回路 図である。

【図2】 終端抵抗制御回路7の具体的な構成を示す回路図である。

【図3】 本発明の実施の形態2に係る反射抑制装置を 搭載したマイクロプロセッサの構成を概略的に示す回路 図である。

【図4】 終端抵抗制御回路12の具体的な構成を示す

回路図である。

【図5】 本発明の実施の形態3に係る反射抑制装置を 搭載したマイクロプロセッサの構成を概略的に示す回路 図である。

11

【図6】 終端抵抗制御回路18の具体的な構成を示す 回路図である。

【図7】 本発明の実施の形態4に係る反射抑制装置を 搭載したマイクロプロセッサの構成を概略的に示す回路 図である。

【図8】 終端抵抗制御回路25の具体的な構成を示す 回路図である。

【図9】 本発明の実施の形態5に係る反射抑制装置を 搭載したマイクロプロセッサの構成を概略的に示す回路 図である。

【図10】 終端抵抗制御回路26の具体的な構成を例 示する回路図である。

12

【図11】 マイクロプロセッサの一般的な構成を示す ブロック図である。


【図12】 マイクロプロセッサにおける信号の伝送を 説明するためのプロック図である。

【図13】 従来の反射抑制装置を搭載した半導体集積 回路の構成を示す回路図である。

#### 【符号の説明】

1, 2 CMOS回路、3 配線、4 PMOSトラン ジスタ、5 NMOSトランジスタ、6 抵抗成分、 7, 12, 18, 25, 28 終端抵抗制御回路。

【図1】



1. 2:CMOS回路

3. 8. 12 a. 12 b:配籍 4:PMOSトランジスタ


5:NMOSトランジスタ 6:抵抗成分

7:終端抵抗動御回路

9:外部人力爆了 10:入力增子


100:平等体基板

【図2】




【図4】 16:0REB 17:インパータ

【図5】





18a. 13b. 14a. 14b:促解


15a, 15b;外部入力帽子



【図6】







【図13】

